Utveckling av ett Process Design Kit för supraledande kvantprocessorer

Abstract

I denna kandidatuppsats beskrivs vidareutvecklingen av ett Process Design Kit (PDK) för supraledande kvantprocessorer, med målet att automatisera och effektivisera designfasen av kvantchip. Processen bygger på utveckling av parametriska celler i Python, designregelverifiering i Ruby och dokumentation av hela PDK:t. Utvecklingen genomförs iterativt genom bearbetning av ärenden på GitLab. Versionshantering sker via Git och lagras på GitLab. Arbetet har delvis bestått av utvecklingen av parametriska celler i Python integrerat med KLayout, där stöd för både absoluta och relativa koordinater för koplanära vågledare samt interaktiva handtag för ”lumpade kondensatorer” har implementerats. Därtill har en parametriserad teststruktur för Josephson-övergångar införts vilken automatiserar mätprocesser och ersätter tidigare manuella rutiner. För att garantera att vissa designregler uppfylls implementeras DRC-skript i Ruby som kontrollerar överlapp, riktning och längd hos Josephson-övergångar samt verifierar galvaniska kontakter. Slutligen införs generella förbättringar i PDK:t, inklusive automatisk versionshantering, dynamisk steglängdsberäkning, autorun-skript för versionskoll för KLayout och PDK:t, möjlighet att omladda PCell-moduler utan omstart av KLayout och förberedelser för att släppa PDK:t som öppen källkod. Genom dessa åtgärder har automationen och tillförlitligheten i PDK:t ökat, vilket frigör tid för fortsatt optimering och utökning av verktygets funktionalitet. Vidare rekommenderas en utvidgning med fler PCeller och fördjupade designregler för att ytterligare förbättra både kapacitet och kvalitet.