Implementation av externa avbrott i RISC-V-processorn SERV

Abstract

Olika processordesigner är optimerade för att möta kriterier såsom maximal prestanda, strömsnålhet eller högt kärnantal. Processorn SERV är designad kring ett enkelt kriterium: att vara världens minsta RISC-V-processor. Detta har uppnåtts genom att använda en bitseriell dataväg och genom att göra avkall på all funktionalitet förutom den mest väsentliga. För att göra SERV till en mer praktiskt användbar processor, har vi implementerat externa avbrott och sleep-läge samtidigt som vi hållit oss till det övergripande målet om låg implementationskostnad. Utöver att vara open source, är SERV dessutom mycket väldokumenterad. För att hålla oss till denna standard har vi gjort all vår kod open source och skapat blockdiagram för all funktionalitet som implementerats. Vi har också testat implementationen via testbenches och på FPGA-hårdvara för att verifiera att allt fungerar som väntat. Vi har utvärderat designen enligt implementationskostnad och energibesparingar på en Artix-7 FPGA.